Dallas Semiconductor近日推出業(yè)界的“單芯片時(shí)鐘卡”解決方案DS3100，用于SONET/SDH同步。DS3100具有典型的中央時(shí)鐘卡應(yīng)用中所需要的全部功能，包括：2路數(shù)字PLL(DPLL)，4路APLL，14路輸入，11路輸出，和2路完整的DS1/E1收發(fā)器。當(dāng)與適當(dāng)?shù)腡CXO或OCXO配合使用時(shí)，該器件符合所有國際網(wǎng)絡(luò)同步標(biāo)準(zhǔn)，包括Telcordia GR1244和GR-253 (3E級(jí)、3級(jí)、4E級(jí)、4級(jí)和SMC級(jí))，ITU-T G.812和G.813，以及ETSI ETS 300 462。
“DS3100的推出對(duì)于我們的電信設(shè)備客戶來說，是一個(gè)令人振奮的消息，”Dallas Semiconductor電信產(chǎn)品事業(yè)部總監(jiān)Michael Smith表示，“該器件同時(shí)簡化了帶SONET/SDH端口的設(shè)備的中央時(shí)鐘功能的設(shè)計(jì)，節(jié)省了空間，并降低了成本。DS3100提供了高度的集成性，可以在短的時(shí)間內(nèi)完成時(shí)鐘卡的設(shè)計(jì)。”DS3100提供了出色的集成性和靈活性，可以使電路板設(shè)計(jì)人員無須設(shè)計(jì)或調(diào)整分立的PLL，或考慮PCB上的敏感模擬節(jié)點(diǎn)。進(jìn)而帶來的好處是無需考慮傳輸函數(shù)，回環(huán)公式，或復(fù)雜的DSP算法。“所有這些都固化在DS3100里面了，”Smith補(bǔ)充說。
結(jié)構(gòu)概述
DS3100持續(xù)監(jiān)控多達(dá)14路輸入時(shí)鐘的狀態(tài)和頻率精度。內(nèi)置參考時(shí)鐘選擇邏輯可以為兩路DPLL的任意一路自動(dòng)選擇優(yōu)先級(jí)的有效輸入時(shí)鐘。T4 DPLL通常用于將輸入的SONET/SDH時(shí)鐘轉(zhuǎn)化為DS1/E1時(shí)鐘，并將其通過片上兩路(或其中之一) DS1/E1發(fā)送器發(fā)送給外部BITS/SSU。功能完備的TO PLL為系統(tǒng)的其他部分提供時(shí)鐘，并且其參考時(shí)鐘可以配置為由輸入的SONET時(shí)鐘提供或由外部BITS/SSU通過兩路片上DS1/E1接收器中的一路提供。TO PLL為系統(tǒng)提供濾波，保持，和相位構(gòu)建功能，并且可以通過配置適用于多種應(yīng)用。每個(gè)DPLL由具有時(shí)鐘倍頻，抖動(dòng)抑制的APLL分頻后，可以為11路時(shí)鐘輸出提供寬范圍的時(shí)鐘頻率。
技術(shù)要點(diǎn)
DS3100總共具有14路時(shí)鐘輸入：10路CMOS/TTL輸入，2路LVDS/LVPECL輸入，和2路模擬復(fù)合時(shí)鐘接收器(也可配置為CMOS/TTL輸入)。時(shí)鐘輸入可以接受2kHz，4kHz，和N x 8kHz (直至高達(dá)125MHz (CMOS/TTL))或155.52MHz (LVDS/LVPECL)的時(shí)鐘頻率。該器件持續(xù)監(jiān)控所有輸入的狀態(tài)和頻率精度，并且根據(jù)配置標(biāo)準(zhǔn)使能或禁用各路輸入。
兩路集成的DS1/E1接收器同時(shí)也支持ITU-T G.703規(guī)范的2048kHz和6312kHz同步接口。接收器提取輸入的SMM信息，可選擇自動(dòng)禁用LOS，OOF，AIS上的恢復(fù)時(shí)鐘。Smith解釋道：“DS1/E1接收器/發(fā)送器是DS3100區(qū)別于競爭產(chǎn)品的關(guān)鍵所在。它們的存在使得DS3100成為真正的單芯片時(shí)鐘卡解決方案。”
T0 DPLL帶多周期相位檢測器，即使存在較大抖動(dòng)和參考時(shí)鐘偏移，仍可以直接鎖定許多常用的電信頻率。通過鎖定參考時(shí)鐘(可分頻到8kHz)，該器件也可以鎖定到8kHz的任意一個(gè)倍頻直至155.52MHz。器件的帶寬可以設(shè)置在0.5毫赫茲至70赫茲的范圍內(nèi)，并可調(diào)整阻尼因子。該器件還具有“無中斷”參考時(shí)鐘切換和可選的輸入瞬態(tài)相位構(gòu)建。該器件可選擇多種保持-平均模式，而保持-頻率精度大大超過3E級(jí)規(guī)范的要求。
T4 DPLL為簡化的T0 DPLL版本，專用于頻率轉(zhuǎn)換。
T0和T4 DPLL均具有輸出APLL，可以在實(shí)現(xiàn)時(shí)鐘頻率的倍頻，并同時(shí)抑制抖動(dòng)。DPLL/APLL配合使用，同時(shí)具有兩個(gè)結(jié)構(gòu)的優(yōu)點(diǎn)：DPLL的可配置性和穩(wěn)定性(過壓，溫度，和工藝多樣性)，以及APLL的低抖動(dòng)。
DS3100提供了11路時(shí)鐘輸出：5路可編程CMOS/TTL輸出，2路可編程LVDS輸出，1路1.544/2.048MHz輸出，1路64kHz復(fù)合時(shí)鐘發(fā)送器，和兩路幀同步脈沖(8kHz和2kHz)。每路輸出均可由T0或T4提供。可以輸出超過60種頻率的時(shí)鐘，包括2kHz，8kHz，N×DS1，N×DS2，N×E1，E3，6.48MHz，高達(dá)311.08MHz的OC-n速率，和同步以太網(wǎng)應(yīng)用中的62.5MHz和125MHz。
兩路集成的DS1/E1發(fā)送器支持ITU-T G.703規(guī)范的2048kHz同步接口。發(fā)送器可以將輸出的SSM信息插入DS1 ESF或E1信號(hào)中。
DS3100可以通過外部微控制器配置，選擇使用任意8位并行總線或SPI串行總線選項(xiàng)。