新思科技董事長兼首席執(zhí)行官Aart de Geus指出：“各種單點(diǎn)工具不能以相同的方式交換設(shè)計(jì)中的數(shù)據(jù)，因而即使是的單點(diǎn)工具，如果是無關(guān)聯(lián)的，也將會(huì)產(chǎn)生壞的結(jié)果。而IC Compiler在時(shí)序、信號(hào)完整性、功耗、成品率技術(shù)等方面具有很好的關(guān)聯(lián)性。IC Compiler的創(chuàng)新技術(shù)，有別于傳統(tǒng)架構(gòu)，新一代技術(shù)能一次解決多種設(shè)計(jì)問題。”
隨著芯片設(shè)計(jì)的復(fù)雜度日益加劇，先進(jìn)的芯片制造工藝與設(shè)計(jì)的變化，在正確的時(shí)序驗(yàn)證與物理實(shí)現(xiàn)之間需要更緊密的連結(jié)。而且，成品率也不再被視為后續(xù)流程而必須被納入設(shè)計(jì)流程中。而在以前的設(shè)計(jì)工具中，布局、時(shí)鐘樹合成與布線都是獨(dú)立而不相關(guān)的步驟。這些挑戰(zhàn)全都需要新的物理設(shè)計(jì)工具加以解決。IC Compiler獨(dú)特的架構(gòu)能夠消除彼此的間隔而統(tǒng)一物理設(shè)計(jì)，利用Synopsys在綜合、時(shí)序、布局、布線、光刻及驗(yàn)收上的核心技術(shù)，再配合物理設(shè)計(jì)的創(chuàng)新作法，對(duì)物理設(shè)計(jì)提供從網(wǎng)表、到待試產(chǎn)、直至GDSII產(chǎn)出的整套流程的完整的支持。IC設(shè)計(jì)工程師可以在邏輯綜合以后使用IC Compiler，可以在單一步驟中同時(shí)實(shí)現(xiàn)布局、時(shí)鐘樹合成和布線。該工具同時(shí)增加了DFY（design-for-yield）功能，支持像ARM等公司提供的IP庫。通過Synopsys的Milkyway數(shù)據(jù)庫，IC Compiler可以和PrimeTime靜態(tài)時(shí)序分析、Star-RC提取，以及其它工具進(jìn)行通信。
IC Compiler采用了三種突破性的新技術(shù)：
● 新的XPS（Extended Physical Synthesis）技術(shù)大幅延伸時(shí)序、區(qū)域、信號(hào)完整性與耗電量在結(jié)果品質(zhì)(QoR)上的優(yōu)點(diǎn)。
● 驗(yàn)證導(dǎo)向設(shè)計(jì)收斂為艱難的設(shè)計(jì)提供快速結(jié)果需時(shí)(TTR)。
● 整合成品率增強(qiáng)技術(shù)做到結(jié)果成本(CoR)。
Synopsys公司產(chǎn)品行銷經(jīng)理Ashwini Mulgaonkar介紹：“IC Compiler適合130nm以下的設(shè)計(jì)范圍。我們希望用戶能逐漸轉(zhuǎn)向使用IC Compiler，以取得性能、成本及time-to-market等方面的競(jìng)爭優(yōu)勢(shì)。但我們也將繼續(xù)支持物理綜合工具Physical Compiler和Astro布線器。”
IC Compiler商業(yè)產(chǎn)品于2005年6月正式向用戶提供。
網(wǎng)址：www.synopsys.com