如果你認為EDA工具完全是為了解決IC和電路板設計問題，那么，你的思維就太狹隘了，Gartner Dataquest的分析師在日前舉辦的設計自動化大會(DAC)的發言中說，EDA工具要解決的系統級芯片設計中的問題是嵌入式軟件開發問題。

Gartner Dataquest的設計和工程管理副總裁Gary Smith及研究副總裁Daya Nadamuni均在年度Gartner Dataquest舉辦的DAC預備招待會和簡報會上強調了軟件的重要性。Smith著重談了軟件開發的成本，而Nadamuni重點談了多內核SoC的編程挑戰。

設計成本增加，都是軟件惹的禍！

據Smith觀察，EDA行業多年來為保持IC設計的成本相對穩定作出了貢獻，盡管復雜性直線上升，但是EDA工具的成本在1000萬到2000萬美元之間。“業界對降低設計成本發揮了突出作用，”他說，“但是，因嵌入式軟件問題，設計成本呈現增加的趨勢。” Smith言簡意賅地說：“一切都歸咎于軟件，我們太愚蠢！”

Smith注意到，軟件設計團隊日益龐大而軟件生產率并未因此而提高。可編程已經取代功率問題，成為妨礙摩爾定律繼續發揮作用的瓶頸，他說：“軟件成本現在正把我們置于死地，對此，我們必須有所作為。”

RTL工具正日益普及，預計年增長率將有幸達到5%，他指出，IC CAD的增長率正受到可制造性設計(DFM)兼容工具的驅動，但是，如果半導體制造商轉向采用32nm受限設計規則(RDR)的話，其增長將放緩。那么，增長機會在哪里？

Smith注意到，公司內部工具(in house tool)的應用正呈現快速增長的勢頭。去年，大約27%的工程師表示他們采用內部工具；今年，總數已經上升到38%。許多內部開發的工具就是系統設計工具。

Smith表示：“去年，電子系統級(ESL)設計確實開始起飛，我們注意到其良好的增長勢頭。”但是，總的市場規模一直波瀾不驚。Smith說，目前大約有1百萬設計工程師，其中18%為ASIC設計工程師，32%為系統設計工程師，而50%是嵌入式軟件工程師。只有占總數區區4%的工程師正在做系統級設計。

人們會為新的工具買單嗎？Smith表示，系統設計工程師可能多每位出12萬美元；而嵌入式系統軟件工程師目前每位花費1.5萬美元在工具上，每位多愿意為工具花4.5萬美元，以解決協同設計問題。

Smith說，“協同軟件編譯器”是設計技術中的頭號“殺手應用”。這樣的編譯器，會有助于設計工程師編寫多內核SoC的程序。EDA供應商是提供此類編譯器的“人選”，因為他們了解協同軟件編譯器。

Smith分析說，殺傷力的應用將是“架構工作平臺”，其中一個例子就是Mathworks公司的Matlab。所有設計將從架構工作平臺開始，Smith表示，用戶不必是硬件或軟件工程師，他們將是“電子工程師”。

Smith對EDA供應商的代表說：“跳出IC設計的禁錮，脫下你的IC眼罩，軟件是的問題，這才是痛苦的所在。”

解決多內核編程難題

Nadamuni注意到，越來越多的芯片制造商轉向多內核SoC設計，以解決功耗問題。每一個內核的運行速度會更慢，但是，如果內核得到有效的使用，性能就不會下降。但那是大前提。

“下一個巨大障礙是可編程，”Nadamuni表示，“可編程是對多內核平臺進行編程所必不可少的能力。”她指出，并行編程非常適合于超級計算機應用，但是，對于數據密集型嵌入式應用卻不適用。她強調，更為困難的是對異步運行的不同種類系統進行編程。

Nadamuni譴責“隧道版本”EDA工具，其中硬件和軟件工程師分別側重于解決他們自己那部分設計問題。“你們設計的是銷往終客戶的產品，而不是賣晶體管，”她說，“如果工程師僅僅側重于某一方面的問題而忽視了其它部分的問題，那么，這種產品根本不可能工作。”

你擁有的算法、一次就合格的流片及獨有的IP，但是，如果沒有軟件，該產品將“一無是處”。