隨著無線基礎設施向3G及更高規格的系統演進，每個網絡子系統都承受著必須應對不斷提高的性能和帶寬要求的壓力。在3G基站中，基帶處理板卡是計算為密集、同時也是進行信號處理的地方。設計師面臨的一個選擇就是采用FPGA或ASIC的普通交換芯片，增加DSP的計算周期，以實現參照數據處理和分布能力。同時，可采用具有較大緩沖容量的雙端口或多端口存儲器來對緩沖數據進行隨機存取。

但是，成本與設計的復雜性導致的上市時間延遲通常與使用FPGA或ASIC有關。而且，在FPGA或ASIC上實現完整的串行RapidIO(sRIO)端口和邏輯堆棧需要更多的門數，從而導致自制技術的交換解決方案的效率低下。而對于采用雙端口存儲器而言，也有其不足之處。IDT公司的現場應用工程師林文海指出，采用雙端口存儲器的傳統方案，每片DSP都要配一片RAM，使得板上器件很多，集成度低；此外，DSP之間不能互相通信，端口的帶寬也存在局限。

在這種情況下，IDT近期發布了用于無線基帶處理應用的DSP集群的預處理交換芯片(PPS)。這款芯片采用串行RapidIO互連，集成了一套創新的字節級和信息包級處理能力，用來為任務密集型DSP“分憂”。IDT公司流量控制管理部產品經理Bill Beane表示，PPS可支持的操作包括對準采樣長度、信息包內的采樣重新排序、升序轉換、混合或分解信息包、多個信息包求和、組播信息包和把采樣發送到存儲器中各自的具體位置(DMA)。此外，IDT公司還可根據用戶提出的要求，將其它簡單的數據處理也增添到PPS中。

Beane解釋說：“通過分擔DSP/CRP中‘低價值’或‘重復性’的任務，PPS可使集群內DSP的性能提高20%，從而有助于集中處理其它計算密集的任務，以滿足下一代無線基礎設施的設計要求。”

IDT的PPS將傳統數據處理執行與交換結構集成在一起，通過提供DSP低端處理的卸載定制功能提高了效率，也因此減少或消除了對FPGA/ASIC的需求。這些功能包括內部信息包和內部采樣處理，以及集成的DMA能力和多輸入資源的求和信息包能力。卸載價值低的處理可使DSP集中于更高價值的運算，有助于客戶以相同或更低的成本提供比競爭對手更高的價值。DSP集群也能夠支持更多的通道或用戶，降低特定容量的總體功耗。通過集成求和運算，PPS有助于減少元件總數，而無須使用分立的元件處理系統任務。它還能提供強大的性能以滿足應用要求，接近100Gbps的內部帶寬可支持基帶處理或其它DSP集群應用。

此外，PPS可支持系統的同步輸入和輸出。該功能可簡化復雜的RF基帶系統運算，確保TDM型及TDM相似型或完全基于信息包系統的順暢與高效轉換。PPS擁有業界的端口數，可提供40個高配置性雙向sRIO鏈接，包括10個4×寬的端口，或多達22個1×寬的端口，或4×和1×的組合端口。每個端口均可進行1.25Gb、2.5Gb或3.125Gb傳輸速度，以及短距離(芯片到芯片)或長距離(底板)傳輸距離的獨立編程。

軟硬件工具可提供系統仿真易用性

IDT定于7月中推出貼裝在兼容ATCA的評估板上的PPS。該板采用AMC高度，適用于基帶處理演示。PPS與 4 個德州儀器TC16482 DSP(也可選擇TC16455 DSP)一起，為快速安裝、初始化和預處理交換芯片（PPS）性能的在線評估提供充足的軟件。該板可實現現實的案例研究，有助于從DSP到PPS的任務和運算的移動，并可觀察系統的性能。除了評估板和相關硬件外，IDT還提供強大的軟件工具，可為設計師提供實現廣泛的仿真、支持基于簡化RF和DSP卡交易模式的板卡和系統評估能力。這些器件型號包括標準交換和預處理交換芯片模式，使系統設計師可以通過對大量關鍵參數的處理，包括預處理功能、端口數、端口速度、信息包長度和交換使用等，獲得預處理能力的好處。該仿真工具延遲精確，而且可使用現有器件的API和GUI。

IDT面向WCDMA、CDMA2000等3G無線應用的PPS采用676球BGA倒裝封裝，符合歐盟RoHS指令要求，目前已可提供樣品，并將于今年11月開始量產。據悉，該公司今后還將推出專門面向OFDM應用的PPS芯片。