ARM公司日前宣布擴展了其Artisan物理IP系列產(chǎn)品中的Velocity DDR存儲接口產(chǎn)品，以支持眾多特定應(yīng)用對SDRAM的要求。擴展后的ARM Velocity DDR產(chǎn)品和DDR、DDR2、Mobile DDR、GDDR3 SDRAM的JEDEC標(biāo)準(zhǔn)相兼容，并支持130納米、110納米、90納米和65納米的標(biāo)準(zhǔn)CMOS工藝。

       ARM Velocity系列產(chǎn)品針對數(shù)據(jù)傳輸速度達800Mbps的主流個人電腦和服務(wù)器中的應(yīng)用。Velocity Mobile DDR解決方案針對低功耗應(yīng)用，GDDR3解決方案則針對數(shù)據(jù)傳輸速度達1,600Mbps的圖形存儲接口。Velocity DDR解決方案相對于以前的產(chǎn)品具有更小的體積和更低的抖動幅度，這將繼續(xù)幫助用戶優(yōu)化其SoC設(shè)計的功耗和尺寸，同時縮短產(chǎn)品上市時間。

       Azul Systems芯片工程部總監(jiān)Paul Koike表示：“ARM DDR產(chǎn)品幫助我們降低了復(fù)雜IP開發(fā)的風(fēng)險；由于我們所有的接口和時鐘發(fā)生IP都是ARM開發(fā)的，所以ARM DDR產(chǎn)品在Azul全部的SoC設(shè)計中都起到了至關(guān)重要的作用。我們一直努力降低設(shè)計的尺寸，我們相信ARM為90納米互聯(lián)I/O提供了全面的產(chǎn)品。”

       存儲器的復(fù)雜性和對更快速度的需求正在要求一種不同于以往純數(shù)字方式的解決手段。目前，對于混合信號解決方案的需求越來越大，以解決類似信號和電壓完整性以及阻抗不連續(xù)性等問題。ARM經(jīng)過芯片驗證的擴展的Velocity DDR解決方案為可編程終端增加了on-die termination以提高信號完整性，并擁有先進的動態(tài)校準(zhǔn)和更高的DDR2輸入/輸出阻抗精度，確保更精確的阻抗匹配。除了這些對于先前的DDR產(chǎn)品的改進之外，Velocity DDR解決方案還能夠方便的整合，使得設(shè)計師可以在每次設(shè)計中優(yōu)化功耗、尺寸和抖動幅度，降低整體系統(tǒng)成本。

       經(jīng)過擴展的ARM Velocity DDR解決方案也包括了一個全面的、按速度細分的產(chǎn)品類別，具有模擬計時的功能，例如用于數(shù)據(jù)眼(data eye)中央時鐘和DDR計時的特定應(yīng)用DLL。此外，特定應(yīng)用的PLL也被包含在內(nèi)，以產(chǎn)生精確的DDR系統(tǒng)時鐘信號。

       ARM同時也提供一系列支持SDRAM、DDR和Mobile DDR的PrimeCell AMBA 3 AXI和AMBA 2 AHB動態(tài)存儲控制器，對于DDR2的支持也在研發(fā)之中。ARM目前可以為各種廣泛的應(yīng)用提供全面的、高性能的存儲控制器解決方案。

       ARM Velocity DDR存儲接口現(xiàn)已能夠以代工廠的130納米、110納米、90納米和65納米標(biāo)準(zhǔn)CMOS工藝提供。ARM PrimeCell AXI靜態(tài)存儲控制器系列和ARM PrimeCell AHB存儲控制器系列也可通過授權(quán)獲得。