日前，德州儀器 (TI) 發布了45納米 (nm) 半導體制造工藝的細節，該工藝采用濕法光刻技術，可使每個硅片的芯片產出數量提高一倍，從而提高了工藝性能并降低了功耗。通過采用多種專有技術，TI 將集成數百萬晶體管的片上系統處理器的功能提升到新的水平，45納米工藝與 SoC 集成功能將使消費者體驗高達 30% 的設備速度提升，這意味著每秒更多視頻幀，從而實現更佳的移動電話用戶體驗。此外，無線用戶將可以享受到同時運行多個應用的好處，如運行 3D 游戲的同時與游戲伙伴們進行視頻交流，還可以在后臺收發電子郵件。同時其它預測還顯示，TI 45 納米 SoC 將使功耗降低40%，從而獲得更長的視頻播放時間，并把手機待機時間延長高達30%。
TI的45納米工藝主要在以下方面實現了突破：
一、性能與密度提高
TI 率先采用 193 納米濕浸式光刻技術，實現了競爭對手的 45 納米干式光刻技術所難以企及的高密度。193 納米濕浸式設備能夠實現更高的解析度與更小的器件體積，從而為面向新工藝的升級提供了的特性優勢。193 納米濕浸式設備的工作原理是在透鏡與晶圓間加入薄薄的液體層，以簡化更精細尺寸電路的曝光工藝。TI 在該領域的成就推動了 45 納米 SRAM 存儲單元的開發工作，這被認為是目前小的存儲單元，面積僅為 0.24 平方微米，比此前推出的其它 45 納米存儲單元器件還縮小了至少 30%。存儲單元常常是全新制造技術的前期推動力，并可提供有關整個 SoC 上晶體管密度的寶貴數據。
TI 45 納米工藝制造出的芯片能夠支持的晶體管數量顯著提高，這要歸功于超低 k 介電層的采用，其 k 值僅為 2.5，從而使互聯電容減少了 10%。這將是 TI 通過低 k 介電層來實現眾多優異特性的第三代工藝技術，該技術不僅可減少電容數量，縮短器件互聯層內傳輸延遲時間，而且提高了芯片性能。
二、設計靈活，實現性能優化
與前代工藝技術一樣，TI 將提供多套 45 納米解決方案，這些解決方案均針對不同終產品或應用的要求而專門進行了優化。通過調節晶體管的柵極長度、閾值電壓、柵極介電層厚度或偏置條件等方法，電路設計人員可通過多種途徑，創建靈活的優化設計方案。
TI 低功耗 45 納米技術可在延長便攜式產品電池使用壽命的同時，為高集成度設計的多媒體處理功能提供所需的高性能。中端工藝技術將支持 TI DSP 與 TI 高性能 ASIC 庫，以滿足通信基礎局端產品的需要。TI 45 納米工藝的性能版本支持 MPU 級性能。
一系列應變技術將提高晶體管性能，并盡可能減少三種工藝版本的泄漏電流，這些技術包括 TI 在其應變應用中采用的硅鍺技術。
三、降低功耗，提高集成度
為了解決上述電源管理挑戰，TI 在 45 納米工藝中采用了 SmartReflex(TM) 電源與性能管理技術，將智能化的自適應硅芯片、電路設計以及有關軟件結合在一起。在 SmartReflex 技術的基礎之上，TI 采用系統級技術以擴展整個 45 納米 SoC 設計的功能，其中包括自適應軟硬件技術，該技術能夠根據設備的工作狀態、工作模式與過程以及溫度變化情況，動態地控制電壓、頻率與功耗。
全新工藝還支持具有革命性突破的 DRP(TM) 架構，以便于 TI 在單芯片無線解決方案上集成數字 RF 功能。這種 SoC 技術可實現無線傳輸與接收功能，這使 TI 能夠通過其高效率的 CMOS 制造基礎來降低整體系統成本與功耗，釋放板級空間。TI 45 納米設計庫還包括其它集成選項，如電阻器、感應器與電容器等多種模擬組件，從而使原先獨立的功能實現了進一步的 SoC 集成。
四，以較低的成本提高性能
TI 正在考慮在45納米技術發展過程中采用雙功函數金屬柵 (dual work function metal gate)，從而以較低的成本提高性能。其它可供選擇的方法還包括采用完全硅化的多晶硅 (FuSI) 技術，或結合使用金屬與硅化物。TI 目前正在探索可實現性能的工藝技術，TI 認為，繼續使用業經驗證的氮化硅介電層與金屬柵極技術，可在不采用更先進的新型高 k 材料的情況下實現必需的功耗控制。
TI 副總裁兼首席技術官 Hans Stork 博士指出：“例如在手機處理器與 DSP 系統方面，TI 憑借在芯片制造領域的實力將推出45納米的低成本工藝技術，并同時兼顧了性能、功耗及晶體管密度等方面的問題。這使客戶能盡早推出速度更快、體積更小、功耗更低的產品，TI 不斷通過高良率晶圓推出數百萬芯片，在業界始終處于地位。”
TI 位于得克薩斯州達拉斯的 DMOS6 工廠將在其 300 毫米晶圓生產中導入 45 納米工藝。低功耗 ASIC 設計庫將于今年年底上市， SoC 產品樣片將于 2007 年推出，首批量產時間定于 2008 年年中。