專注于降低IC設計功耗的EDA初創公司Azuro近日推出第三版PowerCentric低功耗時鐘實現工具，該產品擴展了該公司低功耗設計工具的能力，目的是支持65nm及其以下工藝的、先進的、能處理可變性問題的設計流程。

       “時鐘實現在65nm以下IC設計中成為日益重要的課題，”Azuro產品市場副總裁Ashutosh Mauskar在一次發言中說，“如果設計中要緊是性能和門面積，那么，時鐘實現就是一個受到良好控制的問題；但是，如果設計中要緊的是功耗、可布線性和可變性，那么，時鐘實現就成為了設計流程的關鍵組成部分。”

       Mauskar表示，PowerCentric使客戶能夠把功耗降低15%到25%而不影響設計的規模和性能(翻譯注：懷疑是并列關系)。

       根據Azuro公司提供的消息，PowerCentric將完全取代傳統時鐘樹綜合過程中的數字ASIC設計流程。通過把時鐘門綜合及時鐘樹緩沖統一到設計流程中的、運行在所放置的門級的單一物理優化引擎之中，與現在的低功耗工業設計流程相比，PowerCentric能夠插入多達三倍以上的時鐘門。

       新版工具的主要特點包括：能解決可變性問題的低功耗時鐘緩沖和時鐘門控功能；具有協同多角約束的全局偏移驅動的優化；跨越多模式和多角，為設置和保持時鐘收斂自動插入有用的偏移；跨越多電壓島的時鐘樹緩沖和門控功能；具有先進的可變性時鐘品質結果分析能力的GUI。