用于音頻和視頻的解壓縮算法是DSP運(yùn)算密集型的算法，面向照相機(jī)功能的壓縮和圖像進(jìn)一步改進(jìn)功能的算法也是如此。與此同時(shí)，高清晰度視頻用機(jī)頂盒所需的計(jì)算功率帶來供電和散熱問題，甚至使得這個(gè)傳統(tǒng)的插在墻上電源插座的應(yīng)用也變得對(duì)功率敏感起來了。
從理論上看，這個(gè)問題挺簡(jiǎn)單。數(shù)字電路的功耗來自兩個(gè)基本的方面：一個(gè)是來自邏輯轉(zhuǎn)換的動(dòng)態(tài)功耗，另一個(gè)是CMOS晶體管中各種泄漏機(jī)制產(chǎn)生的靜態(tài)功耗。如果你停留在一種保守的工藝上，那么就幾乎可以忽略后者而只關(guān)注動(dòng)態(tài)功耗。
動(dòng)態(tài)功耗依次消耗在可確認(rèn)的區(qū)域上。一般而言，功耗的操作是那些快速信號(hào)跨越芯片邊界的操作。在數(shù)字系統(tǒng)中，存儲(chǔ)器訪問和I/O活動(dòng)常常占核心功耗的一大半。在邏輯芯片內(nèi)部，功率主要耗散在時(shí)鐘樹、邏輯轉(zhuǎn)換和功率柵格IR壓降上(大概呈遞減順序)。
但是如果從理論轉(zhuǎn)向?qū)嶋H系統(tǒng)，功率實(shí)際上如何消耗以及如何對(duì)它進(jìn)行控制，則在很大程度上取決于算法、軟件實(shí)現(xiàn)和基本架構(gòu)決策。
圖：一個(gè)浮點(diǎn)單元(FPU)中精細(xì)的時(shí)鐘門控。只有對(duì)實(shí)際使用中的流水線階段才供給時(shí)鐘信號(hào)。
芯片設(shè)計(jì)團(tuán)隊(duì)在控制功耗時(shí)要解決的關(guān)鍵問題之一就是信號(hào)處理架構(gòu)。眾所周知，一個(gè)固定功能硬件的效率總是比一個(gè)可編程硬件的要高。“專用硬件，如果做的合適，應(yīng)該比任何可編程方法更高效，”飛利浦TriMedia公司首席處理器設(shè)計(jì)師Jan-Willem van de Waerdt聲稱。當(dāng)然，問題難就難在你并不總是能等到算法完全確定并可用硬件實(shí)現(xiàn)后才去設(shè)計(jì)一個(gè)芯片。
這就留下了其它多種選擇。常識(shí)告訴我們?cè)愀獾囊环N選擇就是傳統(tǒng)的標(biāo)量或超標(biāo)量DSP。這些架構(gòu)大約是一個(gè)時(shí)鐘周期執(zhí)行一條指令，因此它們的性能取決于高時(shí)鐘頻率。這意味著高工作電壓下的高頻率。此外，超標(biāo)量架構(gòu)擁有大量用于工作狀態(tài)下分配處理器資源的快速控制邏輯，它們也占用了一部分功耗。
但是根據(jù)ADI公司Blackfin DSP設(shè)計(jì)師的說法，此觀點(diǎn)導(dǎo)致了一個(gè)錯(cuò)誤的結(jié)論。他們爭(zhēng)辯說，研制出一種對(duì)于視頻譯碼器來說足夠快、同時(shí)功耗也較低的常規(guī)模樣的DSP架構(gòu)是有可能的，但它需要應(yīng)用開發(fā)者和架構(gòu)設(shè)計(jì)師從一開始就相互協(xié)作。
“以往的許多微架構(gòu)在控制功耗的同時(shí)不犧牲性能，”ADI混合信號(hào)設(shè)計(jì)經(jīng)理Jim Wilson說，“Blackfin DSP項(xiàng)目的頭一年幾乎都花在討論算法上，目的是搞清楚時(shí)間到底花在什么地方了。這些信息使得我們?cè)O(shè)計(jì)出的新指令既可以加速這些算法的執(zhí)行，又能充分降低執(zhí)行這些算法所需的功耗。”
這個(gè)概念的另一個(gè)基本示例來自于正在使常規(guī)RISC CPU適應(yīng)DSP算法的設(shè)計(jì)師。同樣地，在這里創(chuàng)建特殊指令是關(guān)鍵所在。
“并行運(yùn)算在節(jié)能方面起著一個(gè)主導(dǎo)作用，”Tensilica的技術(shù)推廣Steve Leibson認(rèn)為，“如果你的數(shù)據(jù)有很強(qiáng)的并行性，那么答案可以如同單指令多數(shù)據(jù)(SIMD)指令那樣簡(jiǎn)單。這個(gè)概念很容易理解：如果你可以在一個(gè)時(shí)鐘周期內(nèi)同時(shí)完成多個(gè)操作，那么就可以減小時(shí)鐘頻率。這使得各種好事紛至沓來，如更低的工作電壓、設(shè)計(jì)布局中更小的晶體管及更少的緩存器。”
但是如何才能達(dá)到這種并行性？該答案也可能是一個(gè)取決具體應(yīng)用的選擇。如果數(shù)據(jù)中有豐富的并行性，SIMD指令甚或高度并行的處理單元陣列就能夠?qū)r(shí)鐘頻率和電壓產(chǎn)生一個(gè)戲劇性的影響。如果這種并行性主要體現(xiàn)在指令級(jí)，那么仔細(xì)選擇指令和一個(gè)始于類似VLIW的架構(gòu)將是正確的做法。
即使一個(gè)超長(zhǎng)指令字(VLIW)架構(gòu)也不一定是高耗能的，首先，它可以能有效降低所需的時(shí)鐘頻率，其次，采取周密的措施以避免架構(gòu)內(nèi)部不必要的功耗。
這些技術(shù)可以在TI公司的VLIW DSP產(chǎn)品中得到說明。“它橫跨整個(gè)范圍，”TI的技術(shù)專家Nat Seshan解釋說，“我們混合采用了一組具有不同門限電壓的晶體管來限制漏電流，并積極地部署多個(gè)時(shí)鐘和電壓域。而且我們既在架構(gòu)級(jí)也在RT級(jí)上實(shí)現(xiàn)時(shí)鐘門控。非常重要的一點(diǎn)就是關(guān)斷VLIW處理器中當(dāng)前不工作部分的時(shí)鐘信號(hào)。”
還有一種VLIM機(jī)器的概念，因?yàn)樗鼈冇袑挼闹噶钭郑谌≈噶顣r(shí)會(huì)消耗過量的電能。但是由TI和飛利浦TriMedia公司設(shè)計(jì)的內(nèi)核采用了指令壓縮技術(shù)，以至于無效操作不占據(jù)代碼空間。
所有這種門控需要周密的控制電路。例如，在TriMedia的內(nèi)核中，指令譯碼器把一個(gè)模式的時(shí)鐘門控信號(hào)與指令和數(shù)據(jù)一起分發(fā)。這個(gè)模式確保在隨后的時(shí)鐘周期中，只有對(duì)實(shí)際使用中的流水線階段才供給時(shí)鐘信號(hào)。
目前，架構(gòu)選擇、積極的采用時(shí)鐘和邏輯門控以及低功耗工藝正在控制著DSP硬件的功耗水平。未來，更動(dòng)態(tài)的電壓縮放和電壓門控將會(huì)加入DSP功耗控制技術(shù)的隊(duì)伍中。
但是在任何公司的發(fā)展藍(lán)圖上都還未出現(xiàn)靈丹妙藥。打造低功耗DSP仍將是一項(xiàng)艱巨的工程。