Altera公司日前宣布開始發售6.0版的Quartus II軟件。該版本包括了由FPGA供應商提供的款時序分析工具TimeQuest時序分析儀，為業界標準Synopsys設計約束(SDC)時序格式提供自然、全面的支持。這一版本還包括擴展的團隊設計功能，能夠有效管理高密度設計團隊之間的協作。這些改進迎合了當今高密度90nm的設計要求，同時為滿足客戶對更高密度FPGA的需求以及Altera發展下一代65nm產品系列打下了基礎。 
       Synopsys戰略聯盟總監Lonn Fiance評論說：“FPGA設計人員將業界標準SDC時序約束格式直接讀取到TimeQuest時序分析儀中，能夠更迅速的實現時序逼近。采用SDC格式可以提高FPGA設計人員的效率，進一步促進標準時序驗證方法在半導體業界的應用。” 
       Altera在版Quartus II軟件中引入了新的技術改進，以滿足客戶對90nm的需求，并為65nm工藝節點打下了基礎。這些新特性突出的部分包括：
·TimeQuest時序分析儀：這一新的ASIC功能時序分析儀為業界標準SDC格式提供全面的支持。TimeQuest時序分析儀幫助用戶對時序約束較復雜的設計進行建立、管理和分析操作，例如時鐘復用設計和源同步接口等，用戶還可以迅速完成時序驗證。Quartus II軟件6.0訂購版提供TimeQuest時序分析儀。
·擴展的團隊設計支持：該設計特性包括工程管理器接口，用于頂層設計的資源管理和時序預算。此外，工程管理器接口還支持設計人員管理模塊間的時序約束，實現性能。這一新特性支持團隊在高密度FPGA設計上的協作，從而提高了團隊效率，增強了設計模塊之間的性能。這一特性建立在Quartus II軟件5.0中引入的漸進式編譯設計特性之上。
·SystemVerilog支持：通過對流行的IEEE 1800-2005標準SystemVerilog語法硬件描述和驗證語言設計結構的支持，實現了速度更快的寄存器傳送級(RTL)。
·增強的I/O引腳規劃器：與Altera知識產權更直接的集成，簡化了引腳分配。
·擴展的電路板級設計支持：提供Stratix II單端輸出HSPICE模型，實現效率更高的電路板模型。 
       與相近的競爭產品相比，Quartus II軟件繼續為設計人員的高密度90-nm設計提供完整的速率等級，為低成本90-nm設計提供三種速率等級。 
       Altera亞太區營銷市場梁樂觀說：“對于那些在高密度、高性能復雜FPGA市場上參與競爭的設計人員而言，Quartus II軟件為他們提供了無與倫比的優勢。它能夠實現當今業界90nm設計可靠的性能和效率，并為65nm的發展做好了準備。客戶信賴Altera能夠在Quartus II軟件中為他們提供的技術，例如TimeQuest時序分析儀，幫助他們在短的時間內輕松開發出功能強大的設計。”
價格和供貨信息 
       現在可以同時提供Quartus II軟件訂購版和網絡版。訂購版6.0向所有客戶發售，它帶有有效軟件訂購。可以從www.altera.com/q2webedition上下載免費的Quartus II網絡版軟件。Altera的軟件訂購程序將軟件產品和維護費用合并在一個年度訂購支付中，簡化了獲取Altera設計軟件的過程。訂戶可以接收到Quartus II軟件訂購版、ModelSim Altera版以及對IP Base Suite的完整許可——Altera的9個知識產權內核(DSP、存儲器和千兆以太網MAC內核)。一個節點鎖定的PC許可年度軟件訂購價格為2,000美金。Quartus II設計軟件支持主流的操作系統，包括Windows XP Professional x64、Windows XP、Windows 2000、Sun Solaris 8和9以及Red Hat Linux Enterprise 3.0和4.0。新老客戶可以通過Altera分布在世界各地的分銷商來獲得軟件訂購。