該32位內核名為MIPS34K，采用90納米工藝，頻率為500MHz，實際上是更早的MSPS24的擴展產品，它帶有DSP擴展功能，采用了MIPS公司所謂的對稱多線程技術。該內核整合了多個硬件虛擬處理單元(VPE)和一個用于實時確定性操作的可選QoS邏輯塊。
根據MIPS34K產品行銷經理Vivek Sardana的介紹，對于需要DSP 和 RISC混合操作以及使用多操作系統的嵌入式消費類應用，上述整合可以獲得比MIPS24K高達兩倍的性能改善。
MIPS34K 產品的工程總監Darren Jones說，該內核在內部測試中，通過幾個并行的EEMPC 基準測試后，其速度證明比早期的625MHz內核快60%。這種速度的增加是在僅使用了兩個線程的條件下實現的，而且對高速緩存的影響很小。而其所占硅片的面積僅為72平方毫米裸片的14%。
Berkeley Design Technology Inc.(BDTI)公司的DSP分析師Kenton Williston表示，這種MIPS設計減小了幾乎所有微處理器設計所遭遇的設計瓶頸效應，即：存儲器延時、流水線延遲及其它因素引起的線程丟失而造成相關的流水線存在固有的低效性。
圖：MIPS34K內核使用了“對稱多線程”技術。
“對于絕大多數的微處理器結構而言，一個無法改變的事實是，對于每一個時鐘周期，指令不能正常地發出。”RTOS vendor ExpressLogic市場副總裁John Carbone指出，“實際情況是，由于加載緩沖行或者CPU正在修復緩沖失敗而導致指令周期中執行沒有可用數據的無效操作，從而浪費了大量的時間。”
為了取回丟失的指令周期，并使因此增加的硅片面積小，MIPS多線程架構在硬件中保留了多用戶環境(context)，這樣，在一個周期丟失時，處理器可以切換到另一個環境，并平衡利用好處理器流水線中的空隙。
MIPS34K內核采用了兩個虛擬處理單元(VPE0 和VPE1)，包括總共5個線程關聯(TC)模塊。Jones將VPE描述為MIPS32架構操作系統可視狀態的一個實例，而將 TC描述為MIPS32的用戶狀態應用編程模型在硬件上的復制。“對于應用和操作系統而言，每一個VPE 或 TC就像一個全功能的CPU，允許我們同時使用多個操作系統、多個處理和多線程，”Jones說。并且因為VPE共享一個緩存，多線程設計具有固有的緩存一致性。
“MIPS34K的主要優點在于，如果不考慮可能發生的緩沖丟失所帶來的成本，它提供了可以把任務間的切換成本降到零的硬件。”BDTI公司的 Williston評論道。
VPE/TC 結構似乎也能夠減少緩沖丟失情況。“通常，幾乎對于任何的微處理器設計來說，足有一半的周期會丟失，從而導致流水線的效率低下，或引起較長的存儲器存取時延。”Carbone 說，“如果MIPS VPE/TC結構能夠捕捉到這些被浪費的周期的足夠的一部分，就能夠在不需要額外的內核、流水線和更高的時鐘速率情況下，將處理器的性能提高一倍，并且功耗要比其它方案降低很多。
不過，對于多媒體和網絡功能密集的應用來說，Williston 不認為 MIPS34K是恰當的方案。“在某些場合，所獲得的性能提高抵不上所帶來的額外復雜度，而在另一些場合，卻又得不到足夠的性能改善。關鍵的問題是在于采用多線程虛擬處理單元架構的容易程度。”他說。
在有關該方案的擴展性，Express Logic 的 Carbone心存疑問：在實質上不增加內核裸片面積情況下，TC 和 VPE的數量能否增加？該方案能否為集成多個MIPS34K 內核設計帶來好處？