LSI Logic淡出結構化ASIC市場的舉措使得許多分析人士對結構化ASIC市場規模的預測大打折扣，但市場調研公司Gartner Dataquest副總裁兼首席半導體分析師Bryan Lewis聲稱其仍然看好結構化ASIC市場的發展前景。

據Bryan Lewis預測，2006年結構化ASIC的銷售額將從其之前預測的4.73億美元降至4.17億美元。但在2007年，結構化ASIC的銷售額將增長至5.64億美元，待到2010年時，則其銷售額將突破10億美元。他補充道，盡管其銷售額呈上升趨勢，但結構化ASIC在整個ASIC市場所占的份額下降，僅占這一300億市場的3﹪。

相較過去，芯片單位面積所能容納的門電路將越來越多。如1995年，的制造工藝為0.35微米，設計者可實現的芯片復雜度為2.5百萬個門電路。而在2005年，的制造工藝為65納米，可實現的芯片復雜度為100百萬個門電路。

Lewis預測，到2010年，制造工藝尺寸將降至32納米，設計者將可在一塊芯片上集成到500百萬個門電路。到2015年，考慮了限制性設計規則(RDR)的新設計方案將要處理低于32納米的制造工藝尺寸。因與可制造性設計規則相關，限制性設計規則將有助于提高設計一次性通過裝配過程的概率。

限制性設計規則將極有可能導致魯棒可編程平臺的使用——像來自Philips的Nexperia平臺、來自Texas Instruments 的OMAP和DaVinci和來自松下的Uniphier。通過預先定義硬件，然后采用軟件完成芯片系統功能的設置。但此類平臺的研發成本極高，Lewis所言，Philips和TI各自投資近10億美金。