側重于時序/綜合工具開發的EDA初創型企業Incentia Design Systems近日宣布，為90nm和65nm設計推出完整的時序分析、管理和診斷環境TimeBench。

TimeBench構建在Incentia的TimeCraft靜態時序工具之上，解決了90nm和65nm設計工程師面臨的關鍵問題，包括片上變化(OCV)分析、信號完整性分析和約束管理。該環境利用了Incentia公司的靜態時序分析工具的能力，并增加了先進的OCV分析、精確且有效的信號完整性分析以及自動約束管理功能。

為了減少因模型電壓源引起的不精確性，TimeBench在耦合分析中利用了Incentia公司專有的電流源電流偏置模型。雖然傳統的基于網絡的耦合分析僅僅考慮每一個網絡的delta延遲；TimeBench應用基于Timing-Arc的分析，根據驅動時序路徑的Timing Arc(時序曲線，不翻譯可能更準確)來考慮不同的delta延遲，從而獲得更為精確的耦合分析結果。

TimeBench的約束管理器由約束檢查器、經過資格認證的Synopsys設計約束寫入器和一個約束除錯器構成。約束檢查器檢查約束文件的完整性、正確性及消除冗余約束過程中存在的約束沖突。

該工具環境接受標準格式輸入，如Verilog、標準延遲格式及SDC。它以各種時序約束報告的形式提供輸出。

本次發布的TimeBench工具適合于Sun Solaris (32位和64位)、Linux (32位和64位)和HP(32位和64位)平臺。