NEC電子公司日前宣布開發出名為UX7LS的55納米節點工藝，采用了浮出蝕刻(emersion lithography)和更高介電常數材料。該公司聲稱，該工藝可提供比65納米工藝在操作和待機模式下低十分之一的功耗。

該公司先進器件開發部總經理Takaaki Kuwata表示，“UX7LS是對65納米工藝的改進版本。通過將65納米工藝技術與高K薄膜結合，我們開發住了極限低功率(ultimate low power)LSI，該工藝將適于從手機、移動消費類產品以及網絡系統的LSI產品。”

NEC電子此前披露的65納米工藝名為UX7，采用常規干蝕刻法和不含高K技術的晶體管結構。明年中將供應高速和低功率版本的工程設計樣品。

NEC電子采用體偏置敏感器件結構來控制晶體管閾值電壓，并利用生長于常規門二氧化硅層上的高K(HfSiON)門絕緣薄膜實現更低功率器件，厚度與SiO2相同，為1.8nm。采用UX7LS工藝的SRAM將具有92.5萬門/平方米的門密度，單元尺寸為0.432平方微米。

該公司打算于2007年夏季提供樣品，并于同年開始量產。