Cadence設計系統有限公司近日宣布推出面向混合信號、模擬與定制數字設計的基于空間的、全芯片和模塊布線解決方案Cadence Precision Router。為實現設計性能閉合并更快實現量產，它允許設計者在設計過程中為制造相關的效應建模。

       復雜的互連規則，包括在65和45納米設計中的這類問題，給傳統基于形狀和網格的布線器的物理建模能力帶來了極大的挑戰。Cadence Precision Router采用了基于三維空間的建模方式來分析真實形狀和物理空間干擾，以應對因日益增加的設計規模和不斷縮小的工藝尺寸而導致的設計復雜性。相比基于形狀的方法，Cadence Precision Router采用的模型在創建、檢驗和處理互連時具有更高的準度、精度和靈活性，并地簡化了設計與制造的融合。

       Cadence Precision Router可與Virtuoso定制設計平臺無縫結合，提供具有高增量交互式和自動布線能力的層次化、約束驅動設計的閉合環境。Cadence Precision Router的架構可以更好結合電氣性能指標來優化分層和優選的制造規則，幫助設計者在短的時間內取得更高品質的設計成果。經過硅驗證的Cadence Precision Router的結果顯示，在性能和容量方面獲得了指數級的提升。另外針對在的工藝節點中普遍存在的大規模設計，Cadence Precision Router還具有多線程布線能力以加快設計周期。

       “與我們之前采用的設計方法相比，Cadence Precision Router縮短了我們的閉合時間。”IBM公司微處理器和系統技術開發副總裁Mark Papermaster表示，“利用這套解決方案中的分層約束系統，我們已經能夠處理復雜的制造和高性能的設計約束，并取得極高品質的成果。 作為Cadence下一代基于空間的互連系統的早期合作伙伴，我們已經看到為可制造性設計和高成品率設計的互連優化和創建提供單一平臺的重大意義。有鑒于此，我們已經在65納米和45納米微處理器的設計中采用了Cadence Chip Optimizer和Cadence Precision Router。”

       隨著工藝尺寸的不斷縮小，設計者必須順應不斷演變的設計規則，滿足電氣性能指標，管理持續增長的設計規模，甚至還要進行布線后的極為耗時的手工調整。為了應對這些挑戰，Cadence Precision Router提供了無網格的、基于三維空間的布線架構。這種解決方案克服了基于形狀的布線器在性能和容量上的局限，以及基于網格的布線器在準確性和靈活性方面的局限，允許設計者為制造工藝和設計約束建模，用于設計過程的前端以獲得控制和優異結果。Cadence Precision Router還具備專業混合信號布線、增量式核內電氣分析，以及可制造性設計和高成品率設計優化等特性，特別適用于高性能模塊級和全芯片設計。

       IBM公司EDA總監Leon Stok也指出：“Cadence和IBM的深層次合作在縮短設計周期和優化成品率方面成果顯著。Cadence Chip Optimizer和Cadence Precision Router為與我們內部工具包的緊密整合提供了一個卓越的、模塊化的平臺。Cadence和IBM的合作為建立下一代面向電氣和制造需求的物理實現方案提供了一個的范例。”

       Cadence Precision Router和Cadence Chip Optimizer均建立在Cadence的“Catena”技術孵化器項目中研發出的創新技術之上，并可以廣泛應用于各種不同的設計類型和工藝節點。通過在設計流程中采用Cadence Precision Router， 全球的集成器件制造商(IDM)已經在消費、商用以及計算市場實現了45納米節點的流片(tapeouts)。

       Cadence Precision Router是Cadence日益擴大的設計與制造閉合技術家族的一部分，幫助設計者在整個設計流程中處理設計性能以及制造與成品率等問題。Cadence Precision Router基于業界標準的OpenAccess開放式數據庫，可以與Virtuoso定制設計平臺進行無縫連接，并與Encounter數字IC設計平臺形成互補。