Design Gateway上市了新產品“IP Rock”，該產品通過外置加密芯片和FPGA中內置的IP內核來保護用戶及第三方的邏輯和IP內核。加密方式為AES（Advanced Encryption Standard）。

       該產品工作原理如下：將具有加密密鑰的IP內核與用戶邏輯一起內置在FPGA中。該IP內核可生成128位的數據，向外置的加密芯片發送。該芯片進行加密處理并向FPGA返回認證數據。然后解密數據，與原數據比較。只有比較結果一致時，才向用戶邏輯輸出授權信號。這樣，用戶邏輯就可以工作了。

處理流程（Design Gateway數據）

       在沒有加密芯片等情況下，如果比較處理中數據不一致的話，用戶邏輯就不工作。發送給加密芯片的數據以大約200ms的間隔進行變更，提高了安全性。

       加密芯片采用8引腳封裝，3個引腳與FPGA連接。加密密鑰通過專用寫入器由用戶寫入。也可提供已寫入密鑰的加密芯片。嵌入FPGA的IP內核方面，美國阿爾特拉的FPGA使用的是大約1200LE和2萬4500bit的內存。美國賽靈思的FPGA使用約400 Slice和1個RAM塊。（記者：小島 郁太?）