各大高校和半導體制造商在CAD領域進行的深刻研究，形成了嶄新的IC工藝可變性解決方案。不久前在美國舉行的國際物理設計研討會(ISPD)上，與會者所做的陳述報告為65納米及以下節點的芯片設計帶來了新的希望。在這些節點上，溫度、電壓和工藝變化對芯片的時序、可制造性以及良率都會帶來巨大的影響。

用來解決可變性問題的設計工具才剛剛起步，而且通常很難從代工廠獲取工藝統計數據。在本次研討會上，一篇論文提出了消除代工廠和設計人員間鴻溝的方法，闡述了晶圓廠如何在空間相關性基礎上對工藝變化進行建模，從而為統計時序分析儀等工具提供測量數據。該論文榮獲了ISPD 2006論文獎，文章作者分別來自加州大學洛杉磯分校(UCLA)和IBM研究中心。

“工藝可變性是本次會議的獨立主題。”ISPD 2006的大會主席Lou Scheffer介紹，“隨著工藝尺寸的不斷縮小，可變性已經逐漸成為所有人關注的問題。”Scheffer目前任職于Cadence Design Systems公司。

圖：空間變化影響到達時間，相關的門長度減少了時序可變性

“可變性在設計中是應該受到關注的頭等問題。”Cadence公司的CTO Ted Vucurevich在進行主題演講中表示。他指出，過薄的柵氧化層使得一個原子的改變就能引起25%的基板電流變化。此外，他還提及，器件工作模式也已成為可變性的一個來源。比如，手機芯片根據通話、播放視頻或顯示圖像等不同狀態，會顯示出不同的“熱點”。

Vucurevich認為，解決這些挑戰需要新一代的EDA架構。他表示，當前的CAD架構實際上仍是按綜合、布局、布線等基本明確步驟進行的排序。而現在需要的是一種“端對端”方案，可以同時進行物理、電子和邏輯各方面的操作。為了創建這種架構，并發應用必須在共享的存儲器中相互作用而且以高性能彼此協作。

評估空間相關性

在陳述這篇有關空間相關性提取的ISPD“論文”時，UCLA的博士生Jinjun Xiong表示，納米級制造中的工藝變化對設計優化和簽字確認(signoff)都有著巨大影響。他引用早前的工作來證明，工藝變化可能產生20%的時序變化和25%的泄漏功率變化；在電路調協中，這些可能意味著20%的面積和17%的功率差異。

UCLA的這項研究工作集中在裸片內的空間變化上。Xiong解釋，空間相關性十分重要，因為器件的位置越近，它們相似的可能性就越高。早期的工作顯示，不考慮空間相關性可能導致30%的時序差異，而空間變化可能占總體變化的40%到65％。

統計時序分析技術假設所需的空間相關性信息預先已知。但獲得該數據的精確方法就是從芯片測量中提取，該論文的作者表示。“我們遺失了一個環節，那就是提取有效空間相關性模型的技術，”Xiong表示，“這一遺失環節正是我們的研究目標。”

這篇文章概述了一種可靠的空間相關性提取技術，該技術考慮到了不可避免的測量噪聲。實驗結果基于隨機抽樣法(蒙特卡羅法分析)，據稱面向提取工藝變化的誤差低于10%。“EDA工具需要數據，”Cadence的Scheffer指出，“晶圓廠有數據，卻沒有模型。從代工廠已有數據中提取可用模型的想法是一大貢獻。”

UCLA還有一篇論文描述了一種考慮到工藝變化的緩沖器插入(buffer insertion)算法。與傳統的確定性方案相比，這種算法號稱可把時序改進15%。

平滑分布

許多人都把統計時序分析視為IC物理設計的下一個重大步驟，但它也有某些局限性。現有算法一般都假設工藝參數具有平滑的高斯分布，而且變量是線性工作的。但真實的硅片并非如此。

威斯康辛大學電子和計算機工程系的教授Charlie Cheng提出了一種利用二次方程式對非高斯參數進行建模的方法，以及一種為了統計參數分布而對“置信區間”進行分析的系統方法。例如，97%的置信區間顯示，“真實平均數”會落在分布曲線內的概率為97%。參數也許是非高斯的，但平均值估算卻可能接近高斯值。

IBM 研究中心的研究員Ann Gattiker指出，在付運前發現缺陷的能力至關重要，但卻常常被忽略。她提出了付運產品質量等級(SPQL)的概念，作為表征殘次品占總付運產品比例的基準。

“良品率的增加會提升SPQL，但這并非全部。我們在測試中需要考慮故障機制的可檢測性。與我們合作可以實現可測試性。”Gattiker告知裝配CAD研究人員。

作者：葛立偉