嵌入式FPGA并不新鮮，只是最近才開始成為設(shè)計芯片、SOC和MCU的主流解決方案。一個關(guān)鍵的驅(qū)動因素是當(dāng)今先進集成電路的高成本。對于一家設(shè)計高節(jié)點的芯片公司來說，RTL的一個變化可能會花費數(shù)百萬美元，并使設(shè)計進度推遲數(shù)月。另一個驅(qū)動因素是不斷改變標(biāo)準。嵌入式FPGA如此引人注目，因為它為嵌入式開發(fā)人員提供了在制造后隨時更新RTL的靈活性，即使是在系統(tǒng)中。

　　鑒于這些優(yōu)勢，嵌入式FPGA將繼續(xù)存在。然而，像任何技術(shù)一樣，它會進化得更好，更廣泛。回顧20世紀90年代，當(dāng)ARM和其他公司提供嵌入式處理器IP時，該技術(shù)發(fā)展到今天嵌入式處理器廣泛出現(xiàn)在大多數(shù)邏輯芯片上。嵌入式FPGAs也會出現(xiàn)同樣的趨勢。在過去幾年中，嵌入式FPGA供應(yīng)商的數(shù)量急劇增加:Achronix、Adicsys、Efinix、Flex Logix、Menta、NanoXplore和QuickLogic。市場采用的第一個跡象是DARPA與Flex Logix達成協(xié)議，為廣泛的美國政府應(yīng)用提供TSMC 16FFC嵌入式FPGA。第一個客戶非常關(guān)鍵，因為它驗證了技術(shù)并為其他人采用鋪平了道路。

　　嵌入式FPGAs有望在以下市場得到廣泛應(yīng)用：物聯(lián)網(wǎng)(IoT);處理器總線上的MCU和可定制的可編程模塊;國防電子學(xué);網(wǎng)絡(luò)芯片;可重新配置的無線基站;靈活、可重構(gòu)的ASICs和SoCs以及AI和深度學(xué)習(xí)加速器。

　　為了集成嵌入式FPGA，在嵌入式開發(fā)中，芯片設(shè)計者需要它們具有以下特性：硅驗證的IP;類似于FPGA芯片的LUT/平方毫米密度;從數(shù)百個LUT到數(shù)十萬個LUT的廣泛陣列尺寸;大量DSP支持的選項和客戶需要的RAM類型;在公司所選擇的VT選項和金屬堆疊的支持下，在工藝節(jié)點中驗證了IP;針對功率或性能優(yōu)化的IP實現(xiàn);以及成熟的軟件工具。

　　隨著時間的推移，嵌入式FPGA IP將在180到7納米的每個重要代工廠中提供，支持廣泛的應(yīng)用。這意味著嵌入式FPGA供應(yīng)商必須能夠在短時間內(nèi)(大約六個月)經(jīng)濟高效地將其架構(gòu)“移植”到新的工藝節(jié)點。這一點尤其正確，因為流程節(jié)點會隨著時間不斷更新，并且每個主要步驟都需要重新設(shè)計IP。

　　嵌入式FPGA的早期采用者將擁有更廣闊的市場潛力、更長的使用壽命和更高的投資回報率，從而使嵌入式開發(fā)人員比后期采用者具有競爭優(yōu)勢。系統(tǒng)設(shè)計者也將獲得類似的好處。顯然，這項技術(shù)正在改變芯片的設(shè)計方式，公司很快就會意識到他們不能“不”采用嵌入式FPGA。