一位業(yè)內(nèi)技術(shù)專家指出，CMOS將在未來的數(shù)十年內(nèi)仍然是芯片工藝技術(shù)針對(duì)性能和成本的選擇。 
       德州儀器(Texas Instruments)DSP分部首席專家Gene Frantz表示，盡管過去10年里CMOS工藝和設(shè)備技術(shù)取得巨大進(jìn)展，硅技術(shù)仍然在理論極限以下表現(xiàn)卓越。他相信，硅將繼續(xù)在許多年內(nèi)充當(dāng)前沿的半導(dǎo)體技術(shù)。Frantz表示：“硅仍然是技術(shù)，并將在成本考慮的許多年內(nèi)依然如故。” 
       硅晶體管門長(zhǎng)的理論極限大約為1.5nm，他指出：“看看當(dāng)今的65nm CMOS工藝，其小門長(zhǎng)為39nm，這仍然大于理論極限的25倍。”對(duì)于門延遲來說情況類似，門延遲決定了邏輯的基本速度。理論極限是0.04ps，短于當(dāng)今65nm邏輯器件可實(shí)現(xiàn)延遲的24倍。 
       根據(jù)晶體管密度，極限是在一片芯片上集成每平方厘米15億只。這仍然比65nm CMOS器件所實(shí)現(xiàn)的大7倍。 
       Frantz認(rèn)為，當(dāng)CMOS技術(shù)接近其極限時(shí)，我們可能不能再應(yīng)用摩爾定律來進(jìn)行預(yù)測(cè)。性能不再是時(shí)鐘速度問題那么簡(jiǎn)單，而且與結(jié)構(gòu)并行程度有關(guān)。