模擬IC EDA工具提供商Anasift Technology有限公司日前宣布推出用于模擬IC設計的測試版(Beta版)可制造性設計(DFM)優化工具Ampso-OADFM。 
       Ampso-OADFM結合了Anasift公司的Ampso模擬優化工具引擎，滿足模擬電路設計中DFM的晶體管級優化需求，包括運算放大器、模擬緩沖器、比較器、電壓調整器、線驅動/接收器、互阻放大器及其它電路。據Anasift消息，該工具鎖定于為模擬設計優化提供更佳的可制造性和成品率。 
       “采用嵌入其中的Ampso模擬優化引擎，Ampso-OADFM可以優化模擬電路設計以維持優異的模擬性能，并觀察制造過程的不確定性或變化引起的所有可能的特性波動，”Anasift創始人兼總裁J.J. Hsu介紹道，“DFM一直就是IC行業的熱門話題，只不過大多數人都關注數字IC，而70%的系統級芯片(SoC)卻都是混合信號芯片，模擬電路對工藝的變化更敏感且易出現缺陷。” 
       據Anasift消息，Ampso-OADFM被設計為嵌入現有的模擬設計流程，包括Cadence、Synopsys和Mentor Graphics的工具。該工具的價格信息尚未披露。上周，Anasift推出了測試版AASpice仿真工具，鎖定若干應用中高性能模擬IC的設計。