如果你認(rèn)為EDA工具完全是為了解決IC和電路板設(shè)計(jì)問題，那么，你的思維就太狹隘了，Gartner Dataquest的分析師在日前舉辦的設(shè)計(jì)自動(dòng)化大會(huì)(DAC)的發(fā)言中說，EDA工具要解決的系統(tǒng)級(jí)芯片設(shè)計(jì)中的問題是嵌入式軟件開發(fā)問題。

       Gartner Dataquest的設(shè)計(jì)和工程管理副總裁Gary Smith及研究副總裁Daya Nadamuni均在年度Gartner Dataquest舉辦的DAC預(yù)備招待會(huì)和簡報(bào)會(huì)上強(qiáng)調(diào)了軟件的重要性。Smith著重談了軟件開發(fā)的成本，而Nadamuni重點(diǎn)談了多內(nèi)核SoC的編程挑戰(zhàn)。 設(shè)計(jì)成本增加，都是軟件惹的禍！

       據(jù)Smith觀察，EDA行業(yè)多年來為保持IC設(shè)計(jì)的成本相對(duì)穩(wěn)定作出了貢獻(xiàn)，盡管復(fù)雜性直線上升，但是EDA工具的成本在1000萬到2000萬美元之間?！皹I(yè)界對(duì)降低設(shè)計(jì)成本發(fā)揮了突出作用，”他說，“但是，因嵌入式軟件問題，設(shè)計(jì)成本呈現(xiàn)增加的趨勢(shì)?！?Smith言簡意賅地說：“一切都?xì)w咎于軟件，我們太愚蠢！”

       Smith注意到，軟件設(shè)計(jì)團(tuán)隊(duì)日益龐大而軟件生產(chǎn)率并未因此而提高。可編程已經(jīng)取代功率問題，成為妨礙摩爾定律繼續(xù)發(fā)揮作用的瓶頸，他說：“軟件成本現(xiàn)在正把我們置于死地，對(duì)此，我們必須有所作為?！?/P>

       RTL工具正日益普及，預(yù)計(jì)年增長率將有幸達(dá)到5%，他指出，IC CAD的增長率正受到可制造性設(shè)計(jì)(DFM)兼容工具的驅(qū)動(dòng)，但是，如果半導(dǎo)體制造商轉(zhuǎn)向采用32nm受限設(shè)計(jì)規(guī)則(RDR)的話，其增長將放緩。那么，增長機(jī)會(huì)在哪里？

       Smith注意到，公司內(nèi)部工具(in house tool)的應(yīng)用正呈現(xiàn)快速增長的勢(shì)頭。去年，大約27%的工程師表示他們采用內(nèi)部工具；今年，總數(shù)已經(jīng)上升到38%。許多內(nèi)部開發(fā)的工具就是系統(tǒng)設(shè)計(jì)工具。

       Smith表示：“去年，電子系統(tǒng)級(jí)(ESL)設(shè)計(jì)確實(shí)開始起飛，我們注意到其良好的增長勢(shì)頭。”但是，總的市場(chǎng)規(guī)模一直波瀾不驚。Smith說，目前大約有1百萬設(shè)計(jì)工程師，其中18%為ASIC設(shè)計(jì)工程師，32%為系統(tǒng)設(shè)計(jì)工程師，而50%是嵌入式軟件工程師。只有占總數(shù)區(qū)區(qū)4%的工程師正在做系統(tǒng)級(jí)設(shè)計(jì)。

       人們會(huì)為新的工具買單嗎？Smith表示，系統(tǒng)設(shè)計(jì)工程師可能多每位出12萬美元；而嵌入式系統(tǒng)軟件工程師目前每位花費(fèi)1.5萬美元在工具上，每位多愿意為工具花4.5萬美元，以解決協(xié)同設(shè)計(jì)問題。

       Smith說，“協(xié)同軟件編譯器”是設(shè)計(jì)技術(shù)中的頭號(hào)“殺手應(yīng)用”。這樣的編譯器，會(huì)有助于設(shè)計(jì)工程師編寫多內(nèi)核SoC的程序。EDA供應(yīng)商是提供此類編譯器的“人選”，因?yàn)樗麄兞私鈪f(xié)同軟件編譯器。

       Smith分析說，殺傷力的應(yīng)用將是“架構(gòu)工作平臺(tái)”，其中一個(gè)例子就是Mathworks公司的Matlab。所有設(shè)計(jì)將從架構(gòu)工作平臺(tái)開始，Smith表示，用戶不必是硬件或軟件工程師，他們將是“電子工程師”。

       Smith對(duì)EDA供應(yīng)商的代表說：“跳出IC設(shè)計(jì)的禁錮，脫下你的IC眼罩，軟件是的問題，這才是痛苦的所在?！?解決多內(nèi)核編程難題 Nadamuni注意到，越來越多的芯片制造商轉(zhuǎn)向多內(nèi)核SoC設(shè)計(jì)，以解決功耗問題。每一個(gè)內(nèi)核的運(yùn)行速度會(huì)更慢，但是，如果內(nèi)核得到有效的使用，性能就不會(huì)下降。但那是大前提。

       “下一個(gè)巨大障礙是可編程，”Nadamuni表示，“可編程是對(duì)多內(nèi)核平臺(tái)進(jìn)行編程所必不可少的能力。”她指出，并行編程非常適合于超級(jí)計(jì)算機(jī)應(yīng)用，但是，對(duì)于數(shù)據(jù)密集型嵌入式應(yīng)用卻不適用。她強(qiáng)調(diào)，更為困難的是對(duì)異步運(yùn)行的不同種類系統(tǒng)進(jìn)行編程。

       Nadamuni譴責(zé)“隧道版本”EDA工具，其中硬件和軟件工程師分別側(cè)重于解決他們自己那部分設(shè)計(jì)問題?！澳銈?cè)O(shè)計(jì)的是銷往終客戶的產(chǎn)品，而不是賣晶體管，”她說，“如果工程師僅僅側(cè)重于某一方面的問題而忽視了其它部分的問題，那么，這種產(chǎn)品根本不可能工作?！?你擁有的算法、一次就合格的流片及獨(dú)有的IP，但是，如果沒有軟件，該產(chǎn)品將“一無是處”。