Cadence設(shè)計系統(tǒng)有限公司和ARM日前發(fā)布了面向ARM技術(shù)的Cadence Functional Verification Kit(功能驗證錦囊)，為設(shè)計團(tuán)隊在驗證基于ARM處理器的設(shè)計過程中提供低風(fēng)險的驗證閉合途徑。這一“錦囊”覆蓋了從架構(gòu)驗證到軟/硬件系統(tǒng)驗證的驗證流程，并都能與Cadence經(jīng)過驗證的Incisive Plan-to-Closure方法學(xué)緊密結(jié)合，從而使諸如無線以及個人數(shù)字娛樂等領(lǐng)域的設(shè)計者在驗證流程中獲得更高的團(tuán)隊生產(chǎn)力和設(shè)計品質(zhì)，以及更好的可預(yù)測性。

       ARM營銷執(zhí)行副總監(jiān)Mike Inglis表示，ARM和Cadence不斷為共同的客戶提供有價值的解決方案。雙方在這一“錦囊”上的合作，采用了Cadence Plan-to-Closure方法學(xué)和經(jīng)過ARM技術(shù)認(rèn)證的AMBA驗證IP。

       Cadence的這一“錦囊”包括在Cadence Incisive平臺之上專為基于ARM處理器設(shè)計而量身定做的模塊、芯片、系統(tǒng)級的流程和驗證方法學(xué)，Cadence應(yīng)用咨詢服務(wù)，用以演示這些方法學(xué)的基于ARM926處理器的參考設(shè)計以及一整套經(jīng)過ARM技術(shù)認(rèn)證的AMBA驗證IP(VIP)。此VIP包括可復(fù)用的驗證計劃，AMBA 兼容指標(biāo)、先進(jìn)的測試環(huán)境、形式和加速的協(xié)議斷言、加速的事件轉(zhuǎn)換器、周期精度的ARM處理器模型和ARM硬件仿真用的LogicTiles。

       “NeoMagic 的MiMagic Application Processor系列能夠在極低功耗的情況下為手持設(shè)備提供強(qiáng)大的多媒體性能。隨著我們給基于ARM處理器的SoC設(shè)計添加更多功能并提升性能，我們所面臨的驗證挑戰(zhàn)大大增加。” NeoMagic的VLSI設(shè)計與技術(shù)副總監(jiān)Dr. Sudhir Chandratreya指出，“我們的團(tuán)隊在采用Cadence驗證自動化解決方案來驗證我們的SoC設(shè)計方面一直很成功。ARM和Cadence此次合作推出ARM功能驗證錦囊用以簡化AMBA兼容和驗證閉合的實現(xiàn)是一個重要舉措。”

       AMBA方法學(xué)是Cadence錦囊的一個組成部分，也是廣泛采用的、開放的SoC內(nèi)部互連規(guī)范。Cadence基于AMBA方法學(xué)的Incisive驗證IP（VIP）已經(jīng)獲得了ARM的AMBA 3 AXI Assured certification和 AMBA 2 AHB compliance證書。這確保VIP正確地執(zhí)行這些規(guī)范以及ARM eXtensible Verification Component (XVC)模擬界面。此外，Cadence的AXI和AHB可執(zhí)行驗證計劃(vPlan)被證明可以為客戶提供AMBA 兼容。

       Cadence執(zhí)行副總裁兼驗證部門總經(jīng)理Moshe Gavrielov表示，面向ARM的Cadence 功能驗證錦囊能夠幫助設(shè)計團(tuán)隊更從容地應(yīng)對基于ARM處理器的復(fù)雜設(shè)計中的驗證挑戰(zhàn)。

       面向ARM技術(shù)的Cadence功能驗證錦囊進(jìn)一步強(qiáng)化了Cadence通過“錦囊”應(yīng)對復(fù)雜電子設(shè)計挑戰(zhàn)的戰(zhàn)略。