日前，德州儀器 (TI) 發(fā)布了45納米 (nm) 半導(dǎo)體制造工藝的細(xì)節(jié)，該工藝采用濕法光刻技術(shù)，可使每個(gè)硅片的芯片產(chǎn)出數(shù)量提高一倍，從而提高了工藝性能并降低了功耗。通過采用多種專有技術(shù)，TI 將集成數(shù)百萬晶體管的片上系統(tǒng)處理器的功能提升到新的水平，45納米工藝與 SoC 集成功能將使消費(fèi)者體驗(yàn)高達(dá) 30% 的設(shè)備速度提升，這意味著每秒更多視頻幀，從而實(shí)現(xiàn)更佳的移動電話用戶體驗(yàn)。此外，無線用戶將可以享受到同時(shí)運(yùn)行多個(gè)應(yīng)用的好處，如運(yùn)行 3D 游戲的同時(shí)與游戲伙伴們進(jìn)行視頻交流，還可以在后臺收發(fā)電子郵件。同時(shí)其它預(yù)測還顯示，TI 45 納米 SoC 將使功耗降低40%，從而獲得更長的視頻播放時(shí)間，并把手機(jī)待機(jī)時(shí)間延長高達(dá)30%。
TI的45納米工藝主要在以下方面實(shí)現(xiàn)了突破：一、性能與密度提高 TI 率先采用 193 納米濕浸式光刻技術(shù)，實(shí)現(xiàn)了競爭對手的 45 納米干式光刻技術(shù)所難以企及的高密度。193 納米濕浸式設(shè)備能夠?qū)崿F(xiàn)更高的解析度與更小的器件體積，從而為面向新工藝的升級提供了的特性優(yōu)勢。193 納米濕浸式設(shè)備的工作原理是在透鏡與晶圓間加入薄薄的液體層，以簡化更精細(xì)尺寸電路的曝光工藝。TI 在該領(lǐng)域的成就推動了 45 納米 SRAM 存儲單元的開發(fā)工作，這被認(rèn)為是目前小的存儲單元，面積僅為 0.24 平方微米，比此前推出的其它 45 納米存儲單元器件還縮小了至少 30%。存儲單元常常是全新制造技術(shù)的前期推動力，并可提供有關(guān)整個(gè) SoC 上晶體管密度的寶貴數(shù)據(jù)。
TI 45 納米工藝制造出的芯片能夠支持的晶體管數(shù)量顯著提高，這要?dú)w功于超低 k 介電層的采用，其 k 值僅為 2.5，從而使互聯(lián)電容減少了 10%。這將是 TI 通過低 k 介電層來實(shí)現(xiàn)眾多優(yōu)異特性的第三代工藝技術(shù)，該技術(shù)不僅可減少電容數(shù)量，縮短器件互聯(lián)層內(nèi)傳輸延遲時(shí)間，而且提高了芯片性能。二、設(shè)計(jì)靈活，實(shí)現(xiàn)性能優(yōu)化與前代工藝技術(shù)一樣，TI 將提供多套 45 納米解決方案，這些解決方案均針對不同終產(chǎn)品或應(yīng)用的要求而專門進(jìn)行了優(yōu)化。通過調(diào)節(jié)晶體管的柵極長度、閾值電壓、柵極介電層厚度或偏置條件等方法，電路設(shè)計(jì)人員可通過多種途徑，創(chuàng)建靈活的優(yōu)化設(shè)計(jì)方案。
TI 低功耗 45 納米技術(shù)可在延長便攜式產(chǎn)品電池使用壽命的同時(shí)，為高集成度設(shè)計(jì)的多媒體處理功能提供所需的高性能。中端工藝技術(shù)將支持 TI DSP 與 TI 高性能 ASIC 庫，以滿足通信基礎(chǔ)局端產(chǎn)品的需要。TI 45 納米工藝的性能版本支持 MPU 級性能。一系列應(yīng)變技術(shù)將提高晶體管性能，并盡可能減少三種工藝版本的泄漏電流，這些技術(shù)包括 TI 在其應(yīng)變應(yīng)用中采用的硅鍺技術(shù)。三、降低功耗，提高集成度為了解決上述電源管理挑戰(zhàn)，TI 在 45 納米工藝中采用了 SmartReflex(TM) 電源與性能管理技術(shù)，將智能化的自適應(yīng)硅芯片、電路設(shè)計(jì)以及有關(guān)軟件結(jié)合在一起。在 SmartReflex 技術(shù)的基礎(chǔ)之上，TI 采用系統(tǒng)級技術(shù)以擴(kuò)展整個(gè) 45 納米 SoC 設(shè)計(jì)的功能，其中包括自適應(yīng)軟硬件技術(shù)，該技術(shù)能夠根據(jù)設(shè)備的工作狀態(tài)、工作模式與過程以及溫度變化情況，動態(tài)地控制電壓、頻率與功耗。全新工藝還支持具有革命性突破的 DRP(TM) 架構(gòu)，以便于 TI 在單芯片無線解決方案上集成數(shù)字 RF 功能。這種 SoC 技術(shù)可實(shí)現(xiàn)無線傳輸與接收功能，這使 TI 能夠通過其高效率的 CMOS 制造基礎(chǔ)來降低整體系統(tǒng)成本與功耗，釋放板級空間。TI 45 納米設(shè)計(jì)庫還包括其它集成選項(xiàng)，如電阻器、感應(yīng)器與電容器等多種模擬組件，從而使原先獨(dú)立的功能實(shí)現(xiàn)了進(jìn)一步的 SoC 集成。四，以較低的成本提高性能 TI 正在考慮在45納米技術(shù)發(fā)展過程中采用雙功函數(shù)金屬柵 (dual work function metal gate)，從而以較低的成本提高性能。其它可供選擇的方法還包括采用完全硅化的多晶硅 (FuSI) 技術(shù)，或結(jié)合使用金屬與硅化物。TI 目前正在探索可實(shí)現(xiàn)性能的工藝技術(shù)，TI 認(rèn)為，繼續(xù)使用業(yè)經(jīng)驗(yàn)證的氮化硅介電層與金屬柵極技術(shù)，可在不采用更先進(jìn)的新型高 k 材料的情況下實(shí)現(xiàn)必需的功耗控制。
TI 副總裁兼首席技術(shù)官 Hans Stork 博士指出：“例如在手機(jī)處理器與 DSP 系統(tǒng)方面，TI 憑借在芯片制造領(lǐng)域的實(shí)力將推出45納米的低成本工藝技術(shù)，并同時(shí)兼顧了性能、功耗及晶體管密度等方面的問題。這使客戶能盡早推出速度更快、體積更小、功耗更低的產(chǎn)品，TI 不斷通過高良率晶圓推出數(shù)百萬芯片，在業(yè)界始終處于地位?！?/P>
TI 位于得克薩斯州達(dá)拉斯的 DMOS6 工廠將在其 300 毫米晶圓生產(chǎn)中導(dǎo)入 45 納米工藝。低功耗 ASIC 設(shè)計(jì)庫將于今年年底上市， SoC 產(chǎn)品樣片將于 2007 年推出，首批量產(chǎn)時(shí)間定于 2008 年年中。