◆ 可用作科研、全國大學生電子設計競賽訓練、畢業設計和課程設計開發或課外科技活動及現代電子系統應用開發與學習平臺；
◆ 數字電子技術驗證性實驗與自主創新設計性實驗，VHDL/Verilog硬件描述語言學習；研究生課題項目實現開發；
◆ EDA技術實驗，以及通信、自動化控制、計算機組成及電子信息工程類實驗；基于各類接口模塊的綜合實驗與自主創新開發；
◆ 利用提供的8051 IP核實現單片機原理與應用技術學習，及其開發實驗，以及基于SOC片上系統的單片機核與FPGA軟硬件聯合開發；
◆ 板載基于ARM內核Cortex-M3之STM32系列32位閃存微控制器基于突破性的ARM Cortex-M3 內核，這是一款專為嵌入式應用而開發的內核。
GEC 3C40A+Cortex-M3型EDA技術實驗開發適配板配置如下：
☆ FPGA EP3C40Q240：
1)約200萬門規模；
2）約4萬邏輯宏單元；
3）120萬RAM bit，是FLEX 10K10的2016倍；
4）22對LVDS差分通道；
5）252個9X9bit嵌入式硬件數字乘法器；
6）4個鎖相環，可分/倍頻范圍：2kHz-1300MHz；
7）8個差分專用時鐘通道。
☆ 專用IC：
1）CPLD EPM3032A；
2）Cortex-M3 ,STM32系列32位閃存微控制器
3)FPGA掉電保護配置Flash: 16M，EPCS16；
4）ADC/DAC接口模塊；
5）其他IC。
☆ 多類型液晶驅動口：
1)可驅動多種字符型液晶顯示器：2行X16字符型，4行X16字符型，4行X20字符型；
2） 點陣型液晶（64X128）；
3）數字彩色液晶顯示屏：800X480數字TFT彩屏；
4）良好電磁兼容性主板。
☆ 多類型通信接口：
1）VGA接口；
2）RS232串口；
3）USB電源口；
4）鍵盤PS/2口；
5）JTAG口。
☆ 其他配置1：
1）4個鎖相環時鐘輸入口；
2）40針I/O擴展口。
☆ 其他配置2：
1)混合電壓源1.2V；
2) 2.5V；
3) 3.3V；
4) 5V；
5）蜂鳴器；
6）20M時鐘源。
7）SD卡接口；
8）以太網口；
9）語音采樣口；
10）立體聲輸出口；
11）MIC模擬輸入口等。
☆ 提供嵌入式高速8051單片機IP核：配置在此FPGA中全兼容的工業級8051單片機核。此51CPU核主頻可達250MHz（是傳統51單片機的20倍），而占用邏輯宏單元不到1800LCs，內部RAM/ROM可根據需要隨意設置（程序ROM64kB）。利用此8051核可實現SOC片上系統設計，實現常規FPGA無法企及的強大功能！
☆ 基于NiosII CPU核的SOPC設計：由于EP3C40 FPGA的巨大邏輯資源規模和內部RAM規模，可以完成單片型SOPC系統設計。
☆ 提供FIR/NCO/FFT等IP核：提供基于FPGA的FIR、NCO、FFT等IP核。這些核對利用FPGA完成數字信號處理十分關鍵。