在一些工業(yè)現(xiàn)場中，設備長時間運行容易出現(xiàn)故障，為了監(jiān)控這些設備，通常利用數(shù)據(jù)采集裝置采集他們運行時的數(shù)據(jù)并送給PC機，通過運行在PC機上的特定軟件對這些數(shù)據(jù)進行分析，以此判斷當前運行設備的狀況，進而采取相應措施。當前常用的數(shù)據(jù)采集裝置，在其系統(tǒng)軟件設計中，多采用單任務順序機制。這樣就存在系統(tǒng)安全性差的問題。這對于穩(wěn)定性、實時性要求很高的數(shù)據(jù)采集裝置來說是不允許的，因此有必要引入嵌入式操作系統(tǒng)。筆者以μC/OSII為操作系統(tǒng)平臺，基于ARM7系列處理器，對一種高性能的數(shù)據(jù)采集系統(tǒng)開發(fā)進行了探索。

1μC/OSII嵌入式操作系統(tǒng)簡介
　　嵌入式操作系統(tǒng)μC/OSII（microcontroller operating system）是專為微控制器系統(tǒng)和軟件開發(fā)而設計的公開源代碼的搶占式實時多任務操作系統(tǒng)內核，是一段微控制器啟動后首先執(zhí)行的背景程序，作為整個系統(tǒng)的框架貫穿系統(tǒng)運行的始終。對于對實時性和穩(wěn)定性要求很高的數(shù)據(jù)采集系統(tǒng)來說，引入μC/OSII無疑將大大改善其性能。
　　μC/OSII的特點可以概括為以下幾個方面：公開源代碼，代碼結構清晰、明了，注釋詳盡，組織有條理，可移植性好，可裁剪，可固化。內核屬于搶占式，多可以管理60個任務。μC/OSII自1992年的版（μC/OS）以來已經(jīng)有好幾百個應用，是一個經(jīng)實踐證明好用且穩(wěn)定可靠的內核。目前國內對μC/OSII的研究和應用都很多。

2系統(tǒng)基本工作原理
　　應用時，數(shù)據(jù)采集系統(tǒng)置于被監(jiān)控的設備處，通過傳感器對設備的電壓或者電流信號進行采樣、保持，并送入A/D轉換器變成數(shù)字信號，然后將該信號送到FIFO中。當FIFO中存放的數(shù)據(jù)到了一定數(shù)目時，由ARM7從FIFO中讀出，然后通過ARM7的以太網(wǎng)接口或者RS232送給上位機。考慮到要監(jiān)控的設備可能會很多，所以設計了多路采集通道，他們經(jīng)過模擬開關后再進入A/D轉換器。CPLD是整個系統(tǒng)的控制核心，他控制采集通道的切換、A/D轉換器的啟/停、轉換后的數(shù)據(jù)在FIFO中的存放地址發(fā)生器、產(chǎn)生中斷請求以通知ARM7讀取存放在FIFO中的數(shù)據(jù)等。

3系統(tǒng)硬件結構
　　系統(tǒng)的基本結構框圖如圖1所示。該系統(tǒng)采用了Samsung公司的S3C4510B作為系統(tǒng)與上位機溝通的橋梁，S3C4510B是基于以太網(wǎng)應用系統(tǒng)的高性價比16/32位RISC微控制器，他有如下幾個主要特點：
　　硬件方面內含一個由ARM公司設計的16/32位ARM7TDMI RISC處理器核，ARM7TDMI為低功耗、高性能的16/32核，適合用于對價格及功耗敏感的應用場合。S3C4510B通過在ARM 7TDMI核內容基礎上擴展一系列完整地通用外圍器件。
　　片上資源包括2個帶緩沖描述符（buffer descriptor）的HDLC通道；2個UART通道；2個GD M A通道；2個32位定時器；18個可編程的I/O口。還有中斷控制器；DRAM/SDRAM控制器；ROM/S RAM和FLASH控制器；系統(tǒng)管理器；1個內部32位系統(tǒng)總線仲裁器；1個外部存儲器控制器等片內的邏輯控制電路。
　　這些為μC/OSII的移植提供了優(yōu)良的物理資源。
　　軟件支持方面他有配套的代碼編輯調試環(huán)境ADS12和JTAG在線調試功能，使S3C4510B芯片軟件可以直接用C編寫，這就使μC/OSII的植入成為可能。
　　12位高速A/D轉換電路采用Analog Devices的AD574，該電路輸出具有三態(tài)鎖存功能。預處理電路包括了電流電壓互感器、隔離電路和同步采樣電路，他可以將信號轉換成與AD574相匹配的量值，供后續(xù)處理。通訊電路采用常用的以太網(wǎng)接口與上位機相連，而232接口可作為備用，這樣該裝置既可作為便攜式系統(tǒng)使用，也可通過網(wǎng)絡來對設備實施實時監(jiān)控。

4軟件設計部分
　　軟件部分要分別編寫S3C4510B部分的程序和CPLD控制程序。前者可分為μC/OSII的移植和各個應用程序的編寫，后者用VHDL語言實現(xiàn)。
　　對于S3C4510B部分，根據(jù)整個裝置實現(xiàn)的功能和對他的要求進行系統(tǒng)任務分割，并根據(jù)實際需要為各個任務分配優(yōu)先級。系統(tǒng)大致可分為如下幾個任務：初始化CPLD控制參數(shù)；對FI FO的讀取；與上位機的TCP/IP通訊；與上位機的串口通訊。對應每個任務，需要編寫相應的應用程序，軟件設計部分的關鍵技術有：
　　（1）μC/OSII內核向S3C4510B中的移植，要根據(jù)處理器的特點合理地修改μC/OS II的3個與處理器相關的文件：OS_CPUH，OS_CPU_AASM，OS_CPU_C.C。主要是將文件中的匯編指令，改為ARM7的匯編指令，并根據(jù)CPU的特點對文件中寄存器的初值進行改寫。
　　（2）內存配置問題。對于存儲器容量的設計，要綜合考慮μC/OSII內核代碼和應用程序代碼的大小。每個任務是獨立運行的，必須給每個任務提供單獨的棧空間（RAM），RAM總量的計算公式為：
　　RAM總量＝應用程序的RAM需求＋內核數(shù)據(jù)區(qū)的RAM需求＋各任務棧需求之總和＋多中斷嵌套所需堆棧
　　（3）TCP/IP協(xié)議在μC/OSII中的實現(xiàn)。為了滿足嵌入式設備與Internet網(wǎng)絡直接交換信息的要求，在μC/OSII中又移植了LwIP協(xié)議棧。
　　LwIP是瑞士計算機科學院（Swedish Institute of Computer Science）的Adam Dunkels等開發(fā)的一套用于嵌入式系統(tǒng)的開放源代碼TCP/IP協(xié)議棧。LwIP的含義是Light Weight(輕型)IP協(xié)議。LwIP可以移植到操作系統(tǒng)上，也可以在無操作系統(tǒng)的情況下獨立運行。LwIP TC P/IP實現(xiàn)的重點是在保持TCP協(xié)議主要功能的基礎上減少對RAM的占用，一般他只需要幾十k的RAM和40 k左右的ROM就可以運行，這使LwIP協(xié)議棧適合在低端嵌入式系統(tǒng)中使用。
　　LwIP的特性有：支持多網(wǎng)絡接口下的IP轉發(fā)；支持ICMP協(xié)議；包括實驗性擴展的的UDP（用戶數(shù)據(jù) 報協(xié)議）；包括阻塞控制、RTT估算、快速恢復和快速轉發(fā)的TCP（傳輸控制協(xié)議）；提供專門的內部回調接口（raw API）用于提高應用程序性能。
　　LwIP可以很容易地在μC/OSII的調度下，為系統(tǒng)增加網(wǎng)絡通信和網(wǎng)絡管理功能。LwIP協(xié)議棧在設計時就考慮到了將來的移植問題，他把所有與硬件，OS，編譯器相關的部份獨立出來，放在/src/arch目錄下。因此LwIP在μC/OSII上的實現(xiàn)就是修改這個目錄下的文件，其他的文件一般不應該修改。在驅動中主要是根據(jù)S3C4510B內的以太網(wǎng)控制特殊功能寄存器，編寫網(wǎng)絡接口的處發(fā)送包、接收包函數(shù)，初始化以及用于以太網(wǎng)控制器的外部中斷服務程序。

5結語
　　采用基于ARM7的S3C4510B嵌入式微處理器，可以使系統(tǒng)小型化，便于提高性能以及與各種外設連接擴展，同時降低了成本。μC/OSII作為一個源代碼公開的操作系統(tǒng)，在具體應用種穩(wěn)定可靠。本系統(tǒng)采用ARM7+μC/OSII開發(fā)設計，具有精度高、運行穩(wěn)定、實時性好、抗干擾能力強、性價比高的特點，可以在各種工業(yè)場合中廣泛應用，達到了設計的初衷。